



Departamento de Informática

Bacharelado em Ciência da Computação

CI1212 Arquitetura de Computadores

Memória Cache

PE-2020
Prof. Eduardo Todt
Versão 202008181804




Memória cache

Objetivos

Entender principais modelos de memória cache e seu impacto no desempenho

Hierarquia de memória



Hierarquia de memória




FIGURE 5.2 Every pair of levels in the memory hierarchy can be thought of as having an **upper and lower level**. Within each level, the unit of information that is present or not is called a *block* or a *line*. Usually we transfer an entire block when we copy something between levels.


Evolução DRAM

Year introduced	Chip size	\$ per GiB	Total access time to a new row/column	Average column access time to existing row
1980	64 Kibibit	\$1,500,000	250 ns	150 ns
1983	256 Kibibit	\$500,000	185 ns	100 ns
1985	1 Mebibit	\$200,000	135 ns	40 ns
1989	4 Mebibit	\$50,000	110 ns	40 ns
1992	16 Mebibit	\$15,000	90 ns	30 ns
1996	64 Mebibit	\$10,000	60 ns	12 ns
1998	128 Mebibit	\$4,000	60 ns	10 ns
2000	256 Mebibit	\$1,000	55 ns	7 ns
2004	512 Mebibit	\$250	50 ns	5 ns
2007	1 Gibibit	\$50	45 ns	1.25 ns
2010	2 Gibibit	\$30	40 ns	1 ns
2012	4 Gibibit	\$1	35 ns	0.8 ns


Referência com falta

X_4		X_4
X_1		X_1
X_{n-2}		X_{n-2}
X_{n-1}		X_{n-1}
X_2		X_2
		X_n
X_3		X_3
a. Before the reference to X_n		b. After the reference to X_n

Esquema básico de cache



Processador com cache L3




Projeto de mem cache

Problema #1:

mapear espaço de endereçamento de 4Gbytes em 4Kbytes


necessita função que mapeia 1Gwords em 1Kwords hashing

como implementa função em hardware, eficientemente?



Mapeamento direto


Problema #1: mapear espaço de 4Gbytes em 4Kbytes




Mapeamento direto:

posição na cache
determinada por
10 bits do endereço

$$\text{pos} = \text{end_WD} \% 1024$$



Mapeamento direto



Mapeamento direto

Problema #2: tirar vantagem da localidade espacial
necessita acomodar mais de uma palavra em cada **bloco** da cache

tamBloco=1

0	
1	
2	
3	
4	
5	
6	
7	

tamBloco=2

0		
1		
2		
3		

tamBloco=4


0				
1				

preencha as 3 caches com refs a palavras:

0 1 3 4 5 8 9 12 11 15 19 4 2 16 13 2 2 19 18 3

Mapeamento direto

Problema #2: tirar vantagem da localidade espacial



Mapeamento direto:


posição na cache

determinada por


10 bits do endereço

$$\text{pos} = \lfloor \text{end_WD} / \text{tamBlc} \rfloor \% \text{númBlc}$$


bloco acomoda 8 palavras de mesmo etiq-índice




Mapeamento direto



Mapeamento direto



Mapeamento direto:
 cada bloco da cache
 pode armazenar palavras
 de uma “cor” mas
 memória contém 128K blocos
 de cada cor (nesta cache 1K,8pal/bl)



O que acontece se dois blocos da mesma cor são acessados
 em sequência? índice igual, etiquetas distintas

Index	V	Tag	Data
000	N		
001	N		
010	N		
011	N		
100	N		
101	N		
110	N		
111	N		

a. The Initial state of the cache after power-on

Index	V	Tag	Data
000	N		
001	N		
010	Y	11 _{two}	Memory (11010 _{two})
011	N		
100	N		
101	N		
110	Y	10 _{two}	Memory (10110 _{two})
111	N		

c. After handling a miss of address (11010_{two})

Index	V	Tag	Data
000	Y	10 _{two}	Memory (10000 _{two})
001	N		
010	Y	11 _{two}	Memory (11010 _{two})
011	Y	00 _{two}	Memory (00011 _{two})
100	N		
101	N		
110	Y	10 _{two}	Memory (10110 _{two})
111	N		

e. After handling a miss of address (00011_{two})

Index	V	Tag	Data
000	N		
001	N		
010	N		
011	N		
100	N		
101	N		
110	Y	10 _{two}	Memory (10110 _{two})
111	N		

b. After handling a miss of address (10110_{two})


Index	V	Tag	Data
000	Y	10 _{two}	Memory (10000 _{two})
001	N		
010	Y	11 _{two}	Memory (11010 _{two})
011	N		
100	N		
101	N		
110	Y	10 _{two}	Memory (10110 _{two})
111	N		

d. After handling a miss of address (10000_{two})

Index	V	Tag	Data
000	Y	10 _{two}	Memory (10000 _{two})
001	N		
010	Y	10 _{two}	Memory (10010 _{two})
011	Y	00 _{two}	Memory (00011 _{two})
100	N		
101	N		
110	Y	10 _{two}	Memory (10110 _{two})
111	N		

f. After handling a miss of address (10010_{two})

Bits na cache



Neste exemplo:

1K blocos

8 words/bloco, 4 bytes/word

tag = 17 bits

val = 1 bit

#Total


$$1024 * (1 + 17 + 8 * 4 * 8) = 274 \text{ kbits}$$

#Dados

$$1024 * (8 * 4 * 8) = 256 \text{ kbits}$$

$$\text{rendimento} = 64/82 = 0,78$$


Mapeamento associativo



Mapeamento ideal e caro: um comparador em cada bloco da cache

Mapeamento conjunto associativo


Ex: 256 conjuntos de 4 vias
4-way set associative





Bloco de índice i pode estar
em qualquer via do
conjunto (em cinza)

De direto a associativo

Exemplo com 8 blocos de dados



Alocação nos blocos



mapeamento
direto

bloco 12 mapeia
somente no bloco 4
 $12 \% 8 = 4$

associativa
por conjuntos
(binária)

bloco 12 mapeia
no conjunto 0
 $12 \% 4 = 0$


associativa
(total)

bloco 12 mapeia
em qualquer conjunto

Alocação nos blocos

$M[12] := 99; M[13] := 200; M[14] := 33$


Associativa - 4 conjuntos



Associativa binária - 2 conjuntos



Mapeamento direto - 1 conjunto



Como ficam as etiquetas, em cada um dos 3 casos?

Créditos

Figuras:

- Patterson&Hennessy 2018, 2004, Morgan Kaufmann
- Roberto Hexsel, 2010, UFPR
- Ulrich Drepper, 2007, Red Hat



Attribution-NonCommercial-ShareAlike 4.0
International

CI1212

Arquitetura de Computadores



Prof. Eduardo Todt

todt@inf.ufpr.br

Período Especial 2020

